

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-237715

(43)Date of publication of application : 23.10.1991

(51)Int.Cl.

H01L 21/302

(21)Application number : 02-034366

(71)Applicant : FUJITSU LTD

(22)Date of filing : 15.02.1990


(72)Inventor : SHIOTANI YOSHIMI
KOBAYASHI TORU

(54) ETCHING METHOD

(57)Abstract:

PURPOSE: To prevent the generation of carbon from a carbon electrode, and to obviate the increase of the contamination and contact resistance of a semiconductor substrate by covering the whole surface on the electrode with a cover film composed of silicon or a silicon compound or the like.

CONSTITUTION: When an SiO₂ film is etched, a silane gas is introduced into a reaction chamber 1 from a gas introducing port 7 prior to the start of the etching of the SiO₂ film on a semiconductor substrate 5 when carbon electrodes 2, 3 for preventing abnormal discharge are used as upper and lower two parallel plate electrodes, and the upper sections of the carbon electrodes 2, 3 are covered with amorphous Si in thickness of 0.5-1 μ m by employing a high-frequency power supply 6. Accordingly, when the SiO₂ film is etched, only approximately the one tenth or one eighteenth of Si on the carbon electrodes is consumed, thus preventing exposure in plasma of the carbon electrodes and the contamination of the semiconductor substrate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

平3-237715

⑮ Int. Cl.⁵

識別記号

庁内整理番号

⑬ 公開 平成3年(1991)10月23日

H 01 L 21/302

C

8122-5F

審査請求 未請求 請求項の数 1 (全3頁)

⑭ 発明の名称 エッチング方法

⑰ 特 願 平2-34366

⑱ 出 願 平2(1990)2月15日

⑲ 発 明 者 塩 谷 喜 美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内⑲ 発 明 者 小 林 徹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑳ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

㉑ 代 理 人 弁理士 井 桁 貞一

明 細 書

1. 発明の名称

エッチング方法

2. 特許請求の範囲

半導体基板上の被エッチング膜をドライエッチングする際に、

あらかじめ、ドライエッチング装置のカーボン電極表面に、シリコン、或いはシリコン化合物からなる電極カバー膜を被覆することを特徴とするエッチング方法

3. 発明の詳細な説明

〔概要〕

本発明は、半導体装置の製造方法、特に、パターン形成を行うエッチング方法に関し、

カーボンなどの電極物質による汚染を防止することを目的とし、

半導体基板上の被エッチング膜をドライエッチングする際に、あらかじめ、ドライエッチング装置のカーボン電極表面に、シリコン、或いはシリコン化合物からなる電極カバー膜を被覆するように構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法、特に、パターン形成を行うエッチング方法に関する。

特に電極の材料からの汚染を防止するものである。

〔従来の技術〕

従来、半導体基板上等の被エッチング膜をドライエッチングする反応性イオンエッチング(RIE)装置においては、プラズマの異常放電を防止するためにカーボン電極が使用されていた。

ところが、このカーボン電極は、エッチング工程時にウエハーなどの半導体基板に付着し、種々の悪影響を及ぼすことが知られてきた。

特開平 3-237715 (2)

特に、そのため、半導体装置において、コンタクト抵抗の増大が顕著となる問題があった。

〔発明が解決しようとする課題〕

従って、前述のように、カーボン電極を使用する RIE 装置では、エッチング工程時、半導体基板に対するカーボン電極からの汚染を防止することが必要となってくる。

本発明は、以上の点を鑑み、カーボンなどの電極の物質による汚染を防止することを目的として提供されるものである。

〔課題を解決するための手段〕

第 1 図は本発明の原理説明図である。

図において、1 は反応チャンバ、2 は上部カーボン電極、3 は下部カーボン電極、4 は電極カバー膜、5 は半導体基板、6 は高周波電源、7 はガス導入口、8 は排気口である。

このため、上記の問題点は、あらかじめカーボン電極に被エッチング材と異なる材料をコーティ

ングし、しかもその被エッチング材と異なる材料のエッチングレートが小さいものを選択しておけば、カーボン電極からの汚染を防止することができる。

そして、さらにコーティング材料をコンタクト抵抗などに影響を与えないものを選べばよい。

その際に、コーティングは同一チャンバーにプラズマ CVD が可能なシラン(SiH_4)、 SiH_4 + 亜酸化窒素(N_2O)、 SiH_4 + アンモニア(NH_3) 等のガスを導入して、弱い出力でプラズマ CVD を行う。

何回か半導体基板上の被エッチング材のエッチング工程を経たあと、カーボン電極上のカバー膜が消耗したら、再び、前記カバー膜をプラズマ CVD 法によりカーボン電極上にコーティングすれば良い。

〔作用〕

本発明では、シリコン或いはシリコン化合物等のカバー膜をカーボン電極上全面に被覆したため、電極からのカーボンの発生がなく、半導体基板に

対する電極材料からの汚染防止、コンタクト抵抗の増大等のトラブルを防止できる。

〔実施例〕

第 1 図は本発明の原理説明図兼一実施例の説明図である。

一実施例として、 SiO_2 膜のエッチングに適用した例を説明する。

エッチング用反応ガスとして、四弗化炭素(CF_4) + 三弗化メタン(CHF_3) の混合ガスをガス導入口より上部カーボン電極 2 の拡散板を通じて、反応チャンバ 1 内に導入し、反応ガスの圧力 0.8 ~ 1.2 Torr、高周波電源 6 により、周波数 13.56 MHz、高周波出力 800W 程度で半導体基板 5 上の SiO_2 膜のエッチングを行う。

エッチングの際、上下 2 枚の平行平板電極に、異常放電防止のためにカーボン電極 2、3 を使用する場合には、半導体基板 5 上の SiO_2 膜のエッチングの開始に先立ち、ガス導入口 7 よりシラン(SiH_4) ガスを反応チャンバ 1 内に導入し、高周波

電源 6 を用いて、周波数 13.56 MHz、高周波出力 40W、反応ガス圧力 0.5 ~ 1.0 Torr で、カーボン電極 2、3 上にアモルファス Si を 0.5 ~ 1 μm の厚さに被覆する。

前記 SiO_2 膜のエッチングの際、シリコン(Si)と SiO_2 膜のエッチングの選択比は 10 ~ 18 程度である。

このため、 SiO_2 膜のエッチングに際しては、カーボン電極上の Si はその 1/10 ~ 1/18 程度しか消耗しないことになり、カーボン電極がプラズマに曝され、半導体基板が汚染されるのを防止することができる。

〔発明の効果〕

以上説明したように、本発明によれば、電極窓などのエッチング時に窓内に電極材料であるカーボンの付着を防止でき、コンタクト抵抗の増大を抑えることができ、超 LSI の特性を向上させることができる。

また、電極を空気中に取り出してコーティングする必要がないので、時間的にも節約でき、非常

に有効な方法である。

4. 図面の簡単な説明

第1図は本発明の原理説明図


である。

図において、

- 1 は反応チャンバ、
- 2 は上部カーボン電極、
- 3 は下部カーボン電極、
- 4 は電極カバー膜、
- 5 は半導体基板、
- 6 は高周波電源、
- 7 はガス導入口、
- 8 は排気口

である。

代理人 井理士 井桁貞一



本発明の原理説明図

第 1 図